テストとデバッグを容易にする設計
基板設計者のためのJTAGツール
Design-for-test(DFT)ガイドラインを参考にする事で、設計過程の非常に早い段階からJTAGツールを使用できるような設計が行えます。
プリント基板のテスト容易性を高めて、繰り返しデバッグを削減する
JTAGを用いる事でBGAのピンなどへ直接アクセスできるので、基板上のテストポイントの数を削減可能です。同時に、基板の小型化が可能で、レイアウトが容易になります。一度基板を設計すれば、JTAGチェインの正当性が容易に確認でき、基板上のJTAG未対応デバイスのテストを行うための全てのアクセスが可能になります。
XJTAGには、試作、製造、保守 と段階が進み設計が洗練されるたびに高品質なテストカバレージを実現するためのユーティリティーが提供されています。XJTAGはあらゆるネットリストの変更に自動的に対処するため、回路内の接続に変更があっても即座に適応可能です。
JTAG未対応デバイス向けのXJTAGテストライブラリの再利用性が非常に高いために、XJTAGのセットアップは非常に簡単に素早く行えます。これらのテストは、基板の設計に依存しません。つまり、同じ回路でも異なったプロジェクトでも、そのデバイスを再利用する限り、テストライブラリは再利用可能です。
これらのテストライブラリは、XJTAG社サポートサイトでダウンロードが可能です。
これには変数、ループ、条件実行、関数コールなど汎用プログラミング言語の柔軟な強みが、デバイスや回路のテストを開発するために使用されています。XJDeveloperに搭載されるエディタを介して、テストライブラリを編集することや、独自のテストパターンを開発することも容易です。
無償テストライブラリー
テストは、ライブラリとして無償で提供しています。テストプログラム開発環境に含まれる XJEase Library には、あらゆるJTAG 未対応デバイスのテストプログラムが提供されます。JTAGテストを始めて導入する場合でも、プログラミングすることなく完全な機能テストを行えます。
試作基板のテストとデバッグ
JTAGチェインが形成されれば、すぐにXJAnalyserやXJTAGのChainDebuggerを使ってJTAGチェインの完全性を確認できます。その後XJTAGを使って、基板上の信号をトレースしたり、デバイスをプログラミングしたり、基板上の全デバイスの相互接続テストや機能テストを実行することが可能です。
試作基板の信頼性をXJTAGテストで向上
設計段階で XJDeveloperのプロジェクトを設定し、基板が出来上がると同時に、完全な機能テストを実行することができるようになります。まず、ビルトインのアドバンスド・インターコネクション・テスト機能でJTAGデバイスの相互接続と基板全体に対する接続テストが実施されます。設計の進展に伴いテストのプログラミング追加されていくでしょう。 XJIOボードを使えば、外部インターフェースのテストも可能です。
XJDeveloperは電線の接続やパーツの取り外しのような、あらゆる変更に即座に対応し、Ethernetのループバックテストのような複雑なテストも実行可能です。
多くのJTAG未対応デバイスのテストプログラムがXJTAGのウェブサイトからダウンロード可能です。また、独自のテストプログラムの作成や要求に合わせたカスタマイズも可能です。
試作基板をデバッグXJAnalyser
簡単な３ステップの手順でXJAnalyserにより、JTAGデバイスのピンをグラフィカルに表示します。ピンやバスをワンクリックで読み書きすることが可能です。
接続をトレースしたり、開放と短絡を確認する為にトグル信号を発生することも可能です。STAPL/JAMやSVF形式のファイルを使って、デバイスにプログラミングすることも簡単に行えます。
XJAnalyserを使えば、僅か数分で新しい基板のデバッグが始められます。XJAnalyserのオンラインチュートリアルを見る
