Articles disponibles en français

La firme britannique XJTAG, propose avec la version 3.8 de ses outils une approche utilisateur entièrement revue qui autorise, selon la société, des développements de tests JTAG plus intelligents et plus rapides. Objectif : obtenir un débogage précis, une programmation fluide et une meilleure analyse de la couverture de test.

San Jose, Californie, le 8 novembre 2016 – Cadence Design Systems (NASDAQ: CDNS), leader mondial de l’innovation en conception électronique, annonce que sa solution OrCAD Capture intègre à présent l’outil XJTAG DFT Assistant, une interface simple d’emploi qui augmente de façon significative les possibilités de conception en vue du test (Design for Test — DFT) et du débogage de son outil de capture schématique et de conception de circuits imprimés. Développée par XJTAG, fournisseur d’outils logiciels et matériels « boundary-scan », l’interface XJTAG DFT Assistant permet de détecter et de corriger les erreurs JTAG sur les cartes électroniques au stade de la conception, c’est-à-dire avant l’entrée en production. Cette intervention effectuée en amont évite de procéder à des coûteuses reprises, ainsi que de retarder les projets en cours.

L'automatisation croissante du travail de conception impose d'évaluer les défis encourus et les complexités qui en découlent à chacune des étapes du développement de produits. Les outils de CAO électronique qui ciblent l'intégralité de la conception de produits offrent de nombreux avantages, y compris la capacité d'accroître les fonctionnalités grâce à des extensions et à des plug-ins.